When both are used, they get lanes each. 세 번째 전체 길이 슬롯은 PCH에서 Gen PCIE 레인을 가져와 중간에 있는 두 개의 x 슬롯과 공유하며, 이 두 슬롯을 그대로 둘 때만 사용할 수 있습니다. Finally, the x slot at the top gets its own unshared Gen lane from the PCH.